#LyX 1.3 created this file. For more info see http://www.lyx.org/
\lyxformat 221
\textclass article
\language english
\inputencoding auto
\fontscheme default
\graphics default
\paperfontsize default
\spacing single 
\papersize a4paper
\paperpackage a4
\use_geometry 0
\use_amsmath 0
\use_natbib 0
\use_numerical_citations 0
\paperorientation portrait
\secnumdepth 3
\tocdepth 3
\paragraph_separation indent
\defskip medskip
\quotes_language english
\quotes_times 2
\papercolumns 1
\papersides 1
\paperpagestyle default

\layout Title

Very-Long Instruction Word
\layout Author

Giovani Facchini
\newline 
giovani@exatas.unisinos
\layout Section

Resumo
\layout Standard

Este tipo de arquitetura foi criada pensando em alta performance das arquitetura
s.
 A diferença é que esta nova arquitetura fornece uma maneira mais simples
 para exploração do paralelismo das aplicações em termos de hardware.
 
\layout Standard

Este tipo de arquitetura é mais apreciadapor vendedores de sistemas embarcados,
 pois estes não saem sempre pré-compilados.
 Este mercado utiliza sempre compiladores para cada 'aparelho' que irá utilizar
 o programa.
 
\layout Standard

A direção principal da VLIW é o do processamento superescalar.
 Ela promove uma simplicidade de hardware muito maior do que as arquiteturas
 CISC e RISC.
 Onde a CISC é a mais complexa para desenvolvimento de máquinas superescalares,
 pois estas tem instruções de tamanhos diferenciados de um a quatro bytes
 e foram desenvolvidas pensando em microcódigo.
 Neste formato, a detecção pelo hardware do paralelismo fica extremamente
 complicada e necessitamos de vários componentes complexos para fazer a
 análise do que pode ser paralelizado.
 Além da complexidade de análise e predição, o problema se concentra quando
 previmos alguma instrução e no final ela não devia ser executada, então
 necessitamos de um buffer de reoordenamento, que pode se tornar muito complexo.
\layout Standard

A RISC tem uma grande vantagem sobre a CISC nesse aspécto de criação de
 arquiteturas superescalares.
 As arquiteturas RISC, por terem um conjunto de instrução mais simples e
 de tamanho fixo, facilitam o pipelining e a predição de comandos, pois
 estes não tem tantos desvios.
 A predição e reordenamento são bem mais simples no RISC.
\layout Standard

A grande vantagem ocorre nas VLIW, pois nestas não é necessário o sistema
 de predição e nem o de reordenamento.
 Isso ocorre pois a arquitetura VLIW deixa toda a complexidade de predição
 de paralelismo para o compilador.
 Esta arquitetura passa a complecidade para o software.
 Isto gera muitas vantagens como o barateamendo dos circuitos, tornando
 os chips menores.
\layout Standard

Passando a complexidade para o software temos uma grande mudança de paradigma.
 O software pode ser reescrito e melhorado a medida do tempo, tornando a
 aplicação e o uso do processador mais eficiente.
 Se quiséssemos fazer modificações no processador seria necessário reprojetá-los
 e os antigos não teriam mais solução a não ser jogá-los fora.
 Então percebe-se a vantagem e o bareatemento proposto por esse tipo de
 arquitetura.
\layout Standard

Esta arquitetura é mais rápida pois permite um melhor pipelinig e uma melhor
 implementação superescalar executando multiplas instruções ao mesmo tempo.
\layout Subsection

Comparação
\layout Standard

Nesta seção será descrita uma comparação entre os três tipos de arquiteturas:
 CISC, RISC, VLIW.
\layout Subsubsection

Tamanho da Instrução
\layout Standard

Nas arquiteturas CISC o tamanho da instrução é variado.
 As instruções tem, geralmente, de um a quatro bytes.
 Nas arquiteturas RISC o tamanho das instruções é sempre o mesmo.
 Usualmente estas instruções são de quatro bytes e são mais simples que
 as instruções da CISC.
 Já na VLIW, como o próprio nome diz, as intruções são de tamanho maior
 tendo doze bytes.
 Esses doze bytes são divididos em três grupos de quatro, fornecendo a possibili
dade de 3 instruções em paralelo.
 O primeiro campo é para instruções do tipo de escolha/salto, o segundo
 para operações com a ULA e o último para ler e gravar dados na memória.
\layout Subsubsection

Formato das Intruções
\layout Standard

Na arquitetura CISC os campos onde passamos os parâmetros para as intruções
 podem varias, sendo que nas outras duas arquiteturas isto não acontece,
 ou seja, temos registradores consistentes para colocarmos as informações.
\layout Subsubsection

Registradores
\layout Standard

Arquiteturas CISC tem poucos registradores e algumas vezes alguns registradores
 especiais.
 Arquiteturas RISC e VLIW têm muitos registradores e são registradores de
 propósito geral.
\layout Subsubsection

Referência a Memória
\layout Standard

Na RISC temos muitas operações involvendo memória, como a soma direta de
 um registrador com a memória.
 Nas RISC e VLIW as operações permitidas em memória são somente do tipo
 leitura e escrita, sem possibilidade de soma e deslocamentos diretos.
\layout Subsubsection

Foco de Design do Hardware
\layout Standard

CISC é focado em tirar proveito de microcódigo, com muitas instruções complexas.
 RISC não explora microcódigo, explorando apenas um pipeline, mas como suas
 instruções são mais simples a decodificação é mais rápida.
 Na VLIW são explorados multiplos pipelines e não é utilizado microcódigo.
 Como estas instruções também são simples são decodificadas mais rapidamente
 que as instruções CISC.
 Nas VLIW não temos um 
\emph on 
dispatcher
\emph default 
 complexo pois todo o trabalho preditivo é feito pelo compilador.
\the_end